2010년대의 Intel CPU: Ivy Bridge와 Haswell

인텔 CPU의 향후 개발 방향에 대해 살펴 볼 수 있는 기사가 있군요. 개선된 아키텍처의 꾸준한 도입과 멀티코어의 방향은 계속 이어지나 봅니다. 2010년이 되면 6코어나 8코어를 심심찮게 구경하게 되겠죠? 듀얼 코어나 쿼드 코어는 저렴한 보급형 CPU가 될테구요. ㅎㅎ 지금까지도 무섭게 발전해 온 반도체 산업이지만 앞으로는 또 어떻게 바뀌어 나갈지 정말 궁금하지 않을 수가 없네요.

2010년대의 Intel CPU「Ivy Bridge」와 「Haswell」

---

●Nehalem을 소폭 개량한 Westmere

　Intel의 메인 스트림 x86 CPU는 1년 사이클의 진화를 계속하여 간다．금년(2008년) 4사분기에 「Intel Core i7」브랜드가 붙여진 차기 마이크로 아키텍처의 「Nehalem(네할렘)」，2010년의 전반에 32nm 프로세스의 「Westmere(웨스트미어)」가 온다．그리고，아마 2010년중에 신 마이크로 아키텍처의 「Sandy Bridge(샌디 브리지)」，2011년에 「Ivy Bridge(아이비 브리지)」로 이어진다．여기까지는 ，약 2년마다 마이크로 아키텍처 체인지，그 중간에 2년 두고 프로세스 변경이 끼워 들어간다는「틱톡(Tick Tock)」모델에 따른다．

　그러나，다음 마이크로 아키텍처 체인지가 되는 22nm 프로세스의 「Haswell(하스웰)」에의 바톤 터치는 ，순조롭게 이행할 수 있을지 모르겠고 Bridge 패밀리는 2 세대가 아니라 3 세대에 걸치는 가능성이 있다고 말해지고 있기 때문이다 ．만약 그렇다고 하면，그 이유는 프로세스 이행이 어려울 가능성이 크기 때문이다．

　Intel은 ，금주 샌프란시스코에서 개최한 개발자 모임「Intel Developer Forum(IDF)」에서 ，Nehalem 시스템에 관하여도 정보를 공개한다．45nm의 Nehalem에 이어지는 것은 2010년 전반에 등장할 32nm 프로세스의 Westmere이다．Westmere의 포인트는 ，네이티브 6 코어 CPU. 단, 마이크로 아키텍처의 기본은 Nehalem의 마이너 확장이고，CPU 소켓도 Nehalem 상호 교환으로 ，TDP 레인지도 Nehalem 세대와 같은 최대 130W로 되어 있다．

　하드웨어 상의 차이는 L3 캐시가 쿼드코어 Nehalem의 8MB로부터 12MB로 확장되고，메모리 서포트가 고속판의 DDR3-1600과 저전압(1.35V)판 DDR3으로 확대된 것．명령 세트는 암호화 액셀러레이션을 지원하는 새로운 명령어「AES-NI」가 더해지는 것이 확실하다．또，버추얼머신이 이 전보다 고속화되고 보안 스택「LT(LaGrande Technology)-SX」가 서포트된다．그렇지만，Nehalem으로부터의 개량의 폭은 작다．

Nehalem 패밀리의 내부 구성 ※PDF 판은 여기

●명령 포맷의 전환점이 된 Sandy Bridge

　Westmere에 이어지는 것은，같은 32nm이지만 마이크로 아키텍처가 일신되는 Sandy Bridge．Nehalem과 Westmere는 ，Pentium Pro(P6)/Pentium 4(NetBurst)를 개발한 Intel의 오레곤주힐주보로의 개발 팀이 담당하고 있다．그리고 Sandy Bridge는 Intel 이스라엘의 하이파의 개발 팀이 담당했다．이스라엘 팀은 ，Pentium M/Core/Core MA를 담당한 팀이다．그 때문에, Sandy Bridge의 기본 아키텍처는 ，Core 2계(Core Microarchitecture)와 크게 변하지는 않는다고 알려지고 있다．

　현재 판명되고 있는 Sandy Bridge의 포인트는 3개 ．첫 번째는 ，256-bit 길이의 SIMD 연산을 포함한 신 명령 세트「Intel Advanced Vector Extensions (Intel AVX)」를 실장한 것．두 번째는 ，CPU 코어를 스케일러블하게 늘릴 수 있도록，CPU 내부 베이스가 개량된 것．세 번째는 ，폭넓은 터보 모드가 실장된 것．

　Intel AVX는 ，SSE계에 계속된 새로운 명령 확장이 아니라 명령 포맷을 크게 바꾼다．명령 포맷을 재 정의하고，이 전보다 명령 디코드를 하기 쉬운 포맷으로 전환한다．그로 인해 x86 CPU의 최대의 약점인 명령 디코드의 효율을 개량한다．또，레지스터 효율이 좋은 3 연산자 포맷도 채용한다．Intel은 ，SSE계 명령도 AVX에 매핑하여 SSE로부터 AVX로 이행할 수 있도록 한다．즉，Sandy Bridge는 CPU의 근간인 명령 포맷의 전환점이 되는 CPU이다．

CPU 아키텍처의 방향과 명령 세트 ※PDF 판은 여기

　Sandy Bridge로는 8 CPU 코어가 퍼포먼스 CPU의 표준이 되고，CPU 코어 수의 증감을 용이하게 하기 위해 내부 베이스가 현재의 크로스바 스위치로부터 링 베이스로 변경된다고 한다．Intel CPU로는 ，Larrabee가 한쪽 방향 512-bit 폭으로 쌍방향의 링 베이스를 실장하고 있다．

　터보 모드는 ，모바일 CPU로는 ，45nm판 Core 2 Duo(Penryn:펜린)로부터 도입됐다．Nehalem으로는 ，4개의 CPU 코어의 각각의 가동 상태에 따라 CPU 코어의 주파수를 제어한다．액티브한 CPU 코어가 4개 ，3개 ，2개 ，1개의 각각의 케이스에서 ，CPU 코어의 동작 주파수를 바꾸고，SKU에 의해서는 최대 3 그레이드까지 동작 주파수를 업한다．Sandy Bridge는 여기에 더해，환경 온도의 변화나 마더보드나 냉각기구 등 CPU 주위의 플랫폼의 온도 변화 등도 이용하는 터보 모드를 가진다고 예상된다．아래가 Sandy Bridge(SNB)의 터보 모드 일람의 슬라이드이다．

Core Micro architecture Design Anecdotes

●Hillsboro(힐스브로)의 다음 다음 아키텍처가 Haswell

　Sandy Bridge는 ，원래「Gesher(게셔)」라는 히브리어의 코드 네임이 붙어졌었다．Intel이 이슬람권에의 정치적인 측면을 고려하여 히브리어명을 배제하면서 개명됐다．Gesher은 ，히브리어로 「다리(Bridge)」를 의미하고 있고，내부 베이스 아키텍처의 변경을 나타내고 있다고 추측된다．Sandy Bridge계 마이크로 아키텍처의 CPU의 코드 네임에는 ，모두 Bridge가 붙는다．

　Sandy Bridge에 계속된 것은 Ivy Bridge이다．Westmere가 Nehalem의 미세화 마이너 확장판이라는 것과 마찬가지로，Ivy Bridge도 Sandy Bridge로부터의 비교적 마이너한 개량판이 된다고 예상되고 있다．Bridge 시리즈의 뒤에는 ，Haswell이 온다．

　Haswell은 ，Pentium 4/Nehalem을 만든 힐스브로팀의 다음 다음 세대 마이크로 아키텍처이다．Haswell에 관해서는，아직 거의 개요가 밝혀지고 없았다．그러나，Core MA를 계승한 Nehalem과는 다르게 마이크로 아키텍처가 완전하게 일신될 가능성이 있다고 한다．제조 프로세스는 22nm이다．

　여기서 의문점은 ，Bridge로부터 Haswell에의 이행에 있다．정보통에 따르면 Ivy Bridge로부터 Haswell로는 지금까지와 마찬가지로 틱톡으로 1년에 이행한다고 말한다．그러나，그것과는 별도로，Haswell에의 이행에는 1 세대 더 걸리고，합계 3 세대의 Bridge가 있다고 말한 정보도 있다．그 경우，Haswell에의 이행은 1년 빗나갈 가능성이 크며 틱톡 모델이 무너지게 된다．

　리듬이 무너진 원인으로서 첫 번째로 생각되는 것은，프로세스 미세화의 페이스가 늦어지는 것이다．Intel은 32nm으로부터 2년후에 22nm 프로세스로 양산을 행한다고 하고 있다．그러나，반도체 업계에서는 ，22nm 프로세스에의 이행에는 좀더 시간이 걸린다고 말한 의견도 많다．22nm은 기술적인 장벽이 크고，이행에 시간이 걸리는 가능성이 크기 때문에이다 ．

　실제，반도체 업계의 로드맵 「International Technology Roadmap for Semiconductors (ITRS)」로는 ，각 세대의 이행에 3년 걸린다는 견해도 있다고 한다．단, Intel은 지금까지는 항상 ITRS 로드맵에 앞서 프로세스의 미세화를 계속하고 왔다．그렇지만，점점 프로세스 이행의 장벽이 높아지게 되는 것도 확실하다．

●점점 장벽이 높아지는 프로세스 이행

　22nm의 최대의 벽은 노광 기술(리소그래피)이다．현재，반도체 업계는 ArF 노광 기술을 액침이나 액침 이중 노광이라고 한 트릭 기법으로 연명하며 사용하고 있다．본래 파장이 193nm의 ArF 노광으로는 45로부터 32nm 이하의 프로세스는 대응을 할 수 없다고 되어 있지만 액침에 의해 굴절율을 바꾸는 것으로 연명했다．45nm으로는 종래의 드라이 노광을 채용한 Intel도 32nm에서는 액침을 사용한다．

　원래，이 세대에는 파장이 13.5nm로 짧은 극자외선을 사용한 EUV 노광을 사용할 예정이였다．EUV라면 10nm대의 프로세스까지 대응할 수 있지만 개발에는 어려움을 겪었다．최근의 동향으로는 양산 시스템 도입은 22nm 프로세스 전후이라고 말해지고 있다．Intel의 22nm가 개발이 어려운 EUV 노광에 의존한다고 하면(남은 한 개의 선택은 고굴절율 액침)，스케줄 상의 불확정요소가 남아 있을 가능성이 있다．

　또，EUV를 도입할 수 있었다고 하여도 문제가 남는다．그것은 EUV 세대로는 노광 기기의 비용이 종래의 것보다 뛰어올라 버리는 것이다．그 때문에 반도체 제조 공장 자체의 비용이 거슬러 올라가고 칩의 제조 비용이 올라가 버린다．그렇다면 프로세스를 미세화해도 비용 측면의 이점이 적어지고 프로세스를 이행한 의미가 적어질 가능성이 나온다．

　이러한 상황으로부터 ，먼저 32nm로부터 22nm에의 이행이 1년 정도 지연될 가능성이 생각된다．그렇다면，Haswell까지의 사이에 Bridge 패밀리가 1 CPU 끼인 것도 불가사의하지 않다．예를 들면 32nm 프로세스 기술을 연명하고 약간 슈링크한 28nm나 25nm라고 한 중간 노드의 프로세스로 중간 세대의 Bridge CPU를 제조할 가능성도 생각된다．또，비용 측면에서 양 프로세스를 병행하는 대응도 생각된다．

　프로세스 이행의 어려움이 커지고，비용이 거슬러 올라간다고 말한 문제는 22nm 프로세스에 한한 것이 아니라，이 후도 늘 따라 다닌다．Intel 관계자는 「이것은 머리가 아픈 문제로 그 해결을 위해 Fab(공장)의 비용 구조를 근본부터 바꾸게 됐다．Fab을 이 전보다 크게 만드는 방향으로도 가고 있다．옛날에는 메가 Fab이라고 부르고 있지만 지금 건설중인 Fab는 기가 Fab인데 양산 효과로 감가상각을 노린다．또 1개는 웨이퍼의 대형화인데 이것도 같은 목표이다」라고 이야기하고 있다．

　Intel이 현재 건설하고 있는 Fab는 ，모두 바닥 면적이 극히 크다． 또한，Intel은 현재 300mm의 웨이퍼를 450mm으로 대형화한다．1장의 웨이퍼를 크게 하는 것으로 1칩당 비용을 낮추고 제조 장치의 비용 증가를 억제한다．그러한 대응책을 사용한다고 해도 비용 측면에서 지금까지와 같은 이득을 얻는 것은 어려워진다．반도체 업계에서는 장기적으로 이러한 문제를 근본적으로 바꾸는 방법도 연구되고 있다．예를 들면，자기 조직화에 의해 노광 장치를 사용하지 않는 반도체 제조 수법 등이지만 ，아직 미래는 불투명하다．

CPU 아키텍처 사이클 ※PDF 판은 여기